华为提出“韬(τ)定律”，以“时间缩放”原则指导半导体产业发展方向，将带来晶体管、电路、芯片、系统四个层面的深刻变化。通过发挥国内在3D集成、先进封装、芯片设计制造协同优化、光通信等领域的技术能力，以系统拓扑结构的优化和迭代弥补短期制程节点的差距，中国半导体产业有望迎来换道加速发展机会。
根据人民日报报道，华为公司董事、半导体业务部总裁何庭波女士于2026 年5月25日在电气电子工程师学会（IEEE）举办的国际电路系统研讨会ISCAS 2026上发表题为“半导体新路径探索与实践”的主旨演讲，发表了指导半导体产业发展的新原则——韬(τ)定律。
摩尔定律的“几何缩放”面临停滞及约束，“韬定律”的“时间缩放”则是回归本源的真正目标。
摩尔定律提出六十年来，半导体行业以纳米衡量进步，目标是让晶体管变得更小。但在2005年后，器件“几何缩放”带来的功耗缩放首先失效，7nm以后，每晶体管成本趋于平坦甚至上升。此外，国内还面临高端EUV光刻机卡脖子的现实约束，单纯缩进几何尺寸面临停滞。
但追其本源，器件的微缩缩短了信号传输的路径，本质上是时间的缩减，所以根本的目标是缩短系统的时间。因此华为归纳了一个新的指导原则，以时间常数τ加以衡量比较，在晶体管、电路、芯片、系统四个维度缩小时间常数τ，并在手机移动处理器和AI数据中心进行了量产验证。
所以“韬定律”背后是华为总结出的一套方法论，转换思维范式，用系统性的思维解决问题。
在晶体管、电路、芯片、系统每一层都有不同机制用于缩减时间常数τ，也将相应带来对应的产业变化：
1）晶体管层面：目标为缩小本征开关延迟（即晶体管开关状态切换的时间），通过迁移率增强、应变工程、高κ/金属栅极和GAA架构来解决——其中建议重点关注GAA架构未来发展，将会带来刻蚀等工艺设备增量变化，详见我们的报告《电子行业半导体晶圆制造行业系列专题之（二）—工艺分析：刻蚀设备重要性提升的三重逻辑》（2025-09-19）。
2）电路：缩小信号路径上的RC传播延迟，通过更低电阻率的导体、低κ介电质来解决，以及最为关键是通过垂直集成缩短线长来解决——华为采用了逻辑折叠（LogicFolding）的方法进行垂直集成，核心工艺是超细间距混合键合和TSV。
3）芯片：缩小计算和存储器访问延迟，通过架构选择、流水线深度、存储层次和片上互联来解决——关注3D堆叠（微凸块及标准间距混合键合工艺）和HBM。
4）系统：缩小端到端消息和同步时间，通过互连拓扑、协议栈和互联架构设计来解决——如超节点、灵衢总线Unified Bus、近封装光引擎Hi-ONE（关注相关封装环节）等。
在手机移动处理器方面，通过“逻辑折叠”方法论+混合键合及TSV工艺，实现等效晶体管密度跃升。
华为将在2026年秋季推出采用了逻辑折叠工艺的移动SoC芯片，在固定工艺节点上实现55%的等效晶体管密度提升和41%的能效提升。我们发现华为已细化到从3D空间选择最优门电路位置，以最优布线长度降低硬延迟，在器件以及电路设计层面以立体空间思考最优解。
实现这一三维空间的拓扑重组，底层技术需依靠混合键合工艺+TSV工艺。在未来十年，“逻辑折叠”预计将演进至更多层芯片堆叠——每个封装三层、四层甚至更多有源层，从而也将带动前道晶圆的用量成倍提升。
在AI系统上，从多芯片和系统层面缩短时延，超节点本身就是“韬定律”的实践之一。
华为重点提到灵衢总线（Unified Bus）、近封装光引擎Hi-ONE以及3D折叠（3D Folding）的封装拓扑重组技术，其预计到2035年可相较2026年实现超过100倍的硬件集成度增长。
我们认为，华为通过“韬定律”的指导原则，充分发挥了国内在3D集成、先进封装、芯片设计制造协同优化、光通信等领域的技术能力，以系统拓扑结构的优化和迭代弥补短期制程节点的差距，中国半导体产业有望迎来换道加速发展机会。
投资策略从“韬定律”的指导原则延伸开来，未来五年左右半导体产业重要的变化可能包括以下几方面：
1）超细间距混合键合工艺和TSV工艺成为实现3D方向上“逻辑折叠”的底层技术基础，重点关注布局相关领域的半导体制造企业；
2）多层逻辑堆叠将带来晶圆需求的成倍提升，关注国内晶圆厂；
3）混合键合和先进封装产线扩产，带动键合、电镀、清洗、CMP、刻蚀、薄膜沉积等设备需求；
4）近封装光学引擎和基于微凸块及标准间距混合键合工艺的3D堆叠，关注国内先进封装企业。
本文来源：中信证券研究
风险提示及免责条款 市场有风险，投资需谨慎。本文不构成个人投资建议，也未考虑到个别用户特殊的投资目标、财务状况或需要。用户应考虑本文中的任何意见、观点或结论是否符合其特定状况。据此投资，责任自负。迎客松配资提示：文章来自网络，不代表本站观点。
